Introducción y Propósito Técnico (Click para expandir/colapsar)
Los latches y flip-flops son celdas de memoria biestables capaces de almacenar estados binarios (0 o 1). Un latch cambia por nivel (sensible al estado lógico), mientras que un flip-flop es síncrono y se activa únicamente por flanco de reloj (transición rápida), lo que reduce las condiciones de carrera indeseadas.
Análisis Biestable
LATCH S-R CON COMPUERTAS NOR
S
R
Latch S-R NOR
Estado: Retención
En un Latch S-R con compuertas NOR, las entradas son activas en ALTO (1). Al activar S, la salida se establece en 1. Al activar R, regresa a 0. Las salidas siempre deben ser opuestas ($Q \neq \bar{Q}$).
🔄 Flip-Flop Tipo D (Muestreo síncrono por flanco)
Dato Entrada (D)
Línea de Sincronía (CLK)
D_IN
0
→
RELOJ
BAJO
→
SALIDA Q
0
💡 Arquitectura Interna Maestro-Esclavo
Para evitar la transparencia directa, se conectan dos latches en cascada con reloj inverso. Esto fragmenta la captura en dos fases discretas y robustas:
1. Reloj Alto:
El Latch Maestro carga el valor y el Latch Esclavo queda bloqueado.
2. Reloj Transiciona:
El Maestro congela su bit y el Esclavo expone de forma segura la salida.
✓ Ventajas operacionales descritas en el PDF:
- Aislamiento estricto de fluctuaciones de entrada.
- Eliminación de condiciones erráticas de transferencia.